首页毕业论文通信工程基于FPGA的查表式运算器的设计与仿真
公文小秘书

文档

9451

关注

0

好评

1
DOC

基于FPGA的查表式运算器的设计与仿真

阅读 947 下载 0 大小 649.56K 总页数 0 页 2025-12-06 分享
价格:¥ 50.00
下载文档
/ 0
全屏查看
基于FPGA的查表式运算器的设计与仿真
还有 0 页未读 ,您可以 继续阅读 或 下载文档
1、本文档共计 0 页,下载后文档不带水印,支持完整阅读内容或进行编辑。
2、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
4、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。
1984北方民族大学本科毕业论文(设计)题目:基于FPGA的查表式运算器的设计与仿真院(系)名称:电气信息工程学院学生姓名:黄斯洲学号:20130575专电子信息工程指导教师姓名:张广忠论文提交时间:北方民族大学教务处制摘要随着我国的经济的发展,人们要求计算的方法更好简单和方便,尤其是在计算这个方面,所以对于运算器的设计是非常的重要的,所以为了更好的设计该设计采用了现场可编程逻辑器件FPGA设计,并基于硬件描述语言VHDL在Altera公司的Quartus II软件上实现仿真。系统由计算部分、存储部分、显示部分和输入部分四个部分组成,计算部分为加法器、减法器、乘法器和除法器,存储部分需要3个存储器来实现:内部累加器(acc)、输入寄存器(reg)以及结果暂存器(ans)。显示部分由四个七段译码管组成,分别来显示输入数字,输入部分采用外接键盘,由0一9十个数字按键,加减乘除四个运算符按键,一个等号按键和一个清零按键组成的。通过外部的按键可以完成四位数之内的‘加’、‘减’、‘乘’、‘除’四种功能运算,其结构简单,易于实现。AbstractThis article describes the design of a simple calculator,the designuses Field Programmable Gate Array FPGA based on VHDL hardware descriptionlanguage to design and Altera's Quartus II in software for emulation.Thissystem is componentted by the calculation section,storage section,display andinput section of the four parts,the computing part include adder,subtractor,multiplier and divider,Storage part needs three memory to help achieved:internal accumulator (acc),input register (reg)as well as the results ofregisters (ans).Display part is made up three decoder of 7 sections,respectively to show the number of input.Input part has ten number keys,from0 -9,also has addition and subtraction and multiplication and divisionarithmetic operator keys,a button and of equal sign and the clear key.Buttonscan be done through external within the four-digit'add','subtract','multiple',divede'the four kinds of functional operations,its structure is simple andeasy to implement.Key words:FPGA;VHDL;calclute
文档评分
    请如实的对该文档进行评分
  • 0
发表评论
返回顶部

问题、需求、建议

扫码添加微信客服